Diese Vorlesung behandelt endliche Automaten ohne und mit Ausgaben und Beweismethoden für Aussagenlogik. Sie gibt eine Einführung in temporale Logik und Statecharts (UML-Zustandsautomaten).
Vorkenntnisse:
Es werden Kenntnisse über Graphen ("Diskrete Strukturen für Informatiker") und Graphenalgorithmen ("Informatik III") benötigt.
Prüfung:
Die 3std. Vorlesung wird kompakter abgehalten, so dass die Prüfungen evtl. schon in der Vorlesungszeit stattfinden werden.
Admission settings
The course is part of admission "Bachelor Ingenieurinformatik".
The following rules apply for the admission:
The following conditions must be met for enrolment:
Degree is Bachelor of Science and Subject is Ingenieurinformatik
