In der ersten Phase des Praktikums bauen wir mit Hilfe der Hardwarebeschreibungssprache VHDL einen RISC-V FPGA Prototypen mit einer 5-stufigen Pipeline. In der Projektphase wird diese um eine erweiterte Prozessortechnik ausgebaut.
Registration mode
After enrolment, participants will manually be selected.
Die Zulassung erfolgt am bzw. kurz vor dem ersten Termin
