Übung: Übung zu Prozessorarchitektur - Details

Allgemeine Informationen

Veranstaltungsname	Übung: Übung zu Prozessorarchitektur
Veranstaltungsnummer	INF-0147
Semester	WS 2024/25
Aktuelle Anzahl der Teilnehmenden	15
Heimat-Einrichtung	Embedded Systems
Veranstaltungstyp	Übung in der Kategorie Lehre
Veranstaltung findet in Präsenz statt / hat Präsenz-Bestandteile	Ja
Hauptunterrichtssprache	deutsch

Lehrende

• Dr.-Ing. Martin Frieb
• Tim Braun
• Axel Wiedemann

Räume und Zeiten

Keine Raumangabe

Studienbereiche

• Fakultät für Angewandte Informatik > Informatik
• Fakultät für Angewandte Informatik

Modulzuordnungen

• Wirtschaftsmathematik Masterstudiengang Wirtschaftsmathematik, 19. Version gültig ab WS 2024/25 > Modulgruppe D: Informatik [MastWiMa] > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Wirtschaftsmathematik Masterstudiengang Wirtschaftsmathematik, 19. Version gültig ab WS 2024/25 > Modulgruppe E: Wahlbereich [MastWiMa] > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Physik Masterstudiengang Physik (ab WiSe 24/25), 1. Version gültig ab WS 2024/25 > Nebenfach: Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Informatik und Multimedia M.Sc. Informatik und Multimedia, PO 2018, 13. Version gültig ab WS 2024/25 > Technische Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Medizinische Informatik M.Sc. Medizinische Informatik, 7. Version gültig ab WS 2024/25 > Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Informatik M.Sc. Informatik, PO 2018, 13. Version gültig ab WS 2024/25 > Technische Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Informatik und Multimedia M.Sc. Informatik und Multimedia, PO 2018, 13. Version gültig ab WS 2024/25 > Wahlbereich Informatik und Multimedia > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Informatik M.Sc. Informatik, PO 2018, 13. Version gültig ab WS 2024/25 > Wahlbereich Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Wirtschaftsinformatik Masterstudiengang Wirtschaftsinformatik (PO 2017), 16. Version gültig ab WS 2024/25 > Modulgruppe D: Major Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Informatik und Multimedia M.Sc. Informatik und Multimedia, PO 2017, 13. Version gültig ab SS 2023 > M.Sc. Informatik und Multimedia (PO '17), Teilbereich Informatik - Rechnerkommunikation und Systemnahe Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Medizinische Informatik M.Sc. Medizinische Informatik, 7. Version gültig ab WS 2024/25 > Wahlbereich > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Ingenieurinformatik M.Sc. Ingenieurinformatik, PO 2016, 17. Version gültig ab WS 2024/25 > M.Sc. Ingenieurinformatik - Wahlbereich Software und Systems Engineering / Technische Informatik und Adaptive Systeme > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Mathematik Masterstudiengang Mathematik PO 2013, 19. Version gültig ab WS 2024/25 > Master Mathematik E-I: Nebenfach Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Informatik M.Sc. Informatik, PO 2011, 18. Version gültig ab WS 2023/24 > M.Sc. Informatik (PO '11), Teilbereich Informatik - Rechnerkommunikation und Systemnahe Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Ingenieurinformatik M.Sc. Ingenieurinformatik, PO 2016, 17. Version gültig ab WS 2024/25 > M.Sc. Ingenieurinformatik - Technische Informatik und Adaptive Systeme > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Informatik M.Sc. Informatik, PO 2017, 13. Version gültig ab SS 2023 > M.Sc. Informatik (PO '17), Teilbereich Informatik - Rechnerkommunikation und Systemnahe Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)
• Wirtschaftsinformatik Masterstudiengang Wirtschaftsinformatik (PO 2017), 16. Version gültig ab WS 2024/25 > Modulgruppe C: Minor Informatik > INF-0147 - Prozessorarchitektur > Prozessorarchitektur (Übung)