Diese Vorlesung behandelt endliche Automaten ohne und mit Ausgaben und Beweismethoden für Aussagenlogik. Sie gibt eine Einführung in temporale Logik und Statecharts (UML-Zustandsautomaten).
Vorkenntnisse:
Es werden Kenntnisse über Graphen ("Diskrete Strukturen für Informatiker") und Graphenalgorithmen ("Informatik III") benötigt.
Prüfung:
Die 3std. Vorlesung wird kompakter abgehalten, so dass die Prüfungen evtl. schon in der Vorlesungszeit stattfinden werden.
Anmelderegeln
Diese Veranstaltung gehört zum Anmeldeset "Bachelor Ingenieurinformatik".
Folgende Regeln gelten für die Anmeldung:
Folgende Bedingung muss zur Anmeldung erfüllt sein:
Abschluss ist Bachelor of Science und Studienfach ist Ingenieurinformatik
